최근 메모리분야에서의 우수한 기술력을 바탕으로한 국내 반도체산업의
경이로운 성장은 반도체분야에서 경쟁관계에 있는 타국의 부러움의 대상인
한편 경쟁국으로부터의 인력 및 기술절도 도발까지 초래하는 상황이 되었
다.

지식재산권 주무부서인 특허청에서는 후발 경쟁국들로부터의 이러한
도전에 대한 대응책으로서 국내의 우수한 반도체배치설계를 선정하여 이와
유사한 기능을 갖는 경쟁국의 집적회로를 reverse engineering으로 비교·
분석하는 총 1억원이 책정된 반도체배치설계권 침해연구사업을 계획하고
이 연구사업을 수행할 기관을 공개경쟁을 통해 선정한다.

침해연구과제의 신청공고는 1월 20일을 전후하여 관보에 게재될 예정인
데
이 과제에 대한 신청자격은 비교·분석 및 침해여부판단의 객관성·공정성
확보를 위해 국·공립연구기관, 정부출연연구기관 및 대학으로 제한하였으
며
신청기간은 관보게재일로부터 3주간이다.

특허청은 반도체배치설계권 침해연구사업의 최종보고서 인쇄본을 관련기
업,
대학 및 연구소에 배포할 계획인데 이 사업의 결과가 반도체배치설계권 침
해에
관한 연구활성화에 기여하고 침해가능성이 있는 경쟁국 기업에 대해서는
경고적 효과를 거둘수 있기를 희망하고 있다.

본 사업에 대한 자세한 내용은 특허청 전기과 반도체배치설계진흥실
(☎042-481-5998, 5755)로 문의하거나 특허청 홈페이지
(http://www.kipo.go.kr)
또는 (http://depthome.kipo.go.kr/∼nip21)를 참조하면 된다.